Environmental and endurance testing - Test methods for surface-mount boards of area array type packages FBGA, BGA, FLGA, LGA, SON and QFN

This International Standard specifies the test method and guidelines for evaluating the quality and reliability of boards, solder lands, solder process and solder joints of reflow solder mounted area array type packages and peripheral terminal type packages. This standard tests for durability against mechanical and thermal stress received during or after the mounting process of discrete semiconductor devices and of integrated circuits (hereinafter both referred to as semiconductor devices) used mainly for industrial and consumer use equipment.

Essais d'environnement et d'endurance - Méthodes d'essai pour les cartes à montage en surface de boîtiers de type matriciel FBGA, BGA, FLGA, LGA, SON et QFN

Cette norme internationale spécifie les méthodes d'essai et les principes pour évaluer la qualité et la fiabilité des cartes, des zones de report, du processus de brasage, et des joints de soudure du procédé de refusion des boîtiers de type matriciel et des boîtiers de type à bornes périphériques (QFN et SON). La présente norme fournit des essais d'endurance aux contraintes thermiques et mécaniques subies pendant ou après le processus d'assemblage des dispositifs à semi-conducteurs discrets et des circuits intégrés (tous deux appelés ci-après "dispositifs à semi-conducteurs") utilisés principalement pour l'équipement d'utilisation industrielle et grand public.

General Information

Status
Replaced
Publication Date
05-Jul-2004
Drafting Committee
WG 3 - TC 91/WG 3
Current Stage
DELPUB - Deleted Publication
Start Date
09-Oct-2014
Completion Date
13-Feb-2026

Relations

Effective Date
05-Sep-2023
Effective Date
05-Sep-2023
Standard

IEC 62137:2004 - Environmental and endurance testing - Test methods for surface-mount boards of area array type packages FBGA, BGA, FLGA, LGA, SON and QFN Released:7/6/2004 Isbn:2831875293

English language
26 pages
sale 15% off
Preview
sale 15% off
Preview
Standard

IEC 62137:2004 - Environmental and endurance testing - Test methods for surface-mount boards of area array type packages FBGA, BGA, FLGA, LGA, SON and QFN Released:7/6/2004 Isbn:2831878063

English and French language
57 pages
sale 15% off
Preview
sale 15% off
Preview

Frequently Asked Questions

IEC 62137:2004 is a standard published by the International Electrotechnical Commission (IEC). Its full title is "Environmental and endurance testing - Test methods for surface-mount boards of area array type packages FBGA, BGA, FLGA, LGA, SON and QFN". This standard covers: This International Standard specifies the test method and guidelines for evaluating the quality and reliability of boards, solder lands, solder process and solder joints of reflow solder mounted area array type packages and peripheral terminal type packages. This standard tests for durability against mechanical and thermal stress received during or after the mounting process of discrete semiconductor devices and of integrated circuits (hereinafter both referred to as semiconductor devices) used mainly for industrial and consumer use equipment.

This International Standard specifies the test method and guidelines for evaluating the quality and reliability of boards, solder lands, solder process and solder joints of reflow solder mounted area array type packages and peripheral terminal type packages. This standard tests for durability against mechanical and thermal stress received during or after the mounting process of discrete semiconductor devices and of integrated circuits (hereinafter both referred to as semiconductor devices) used mainly for industrial and consumer use equipment.

IEC 62137:2004 is classified under the following ICS (International Classification for Standards) categories: 31.190 - Electronic component assemblies. The ICS classification helps identify the subject area and facilitates finding related standards.

IEC 62137:2004 has the following relationships with other standards: It is inter standard links to IEC 62137-4:2014, IEC 62137:2004/COR1:2005. Understanding these relationships helps ensure you are using the most current and applicable version of the standard.

IEC 62137:2004 is available in PDF format for immediate download after purchase. The document can be added to your cart and obtained through the secure checkout process. Digital delivery ensures instant access to the complete standard document.

Standards Content (Sample)


INTERNATIONAL IEC
STANDARD 62137
First edition
2004-07
Environmental and endurance testing –
Test methods for surface-mount boards
of area array type packages FBGA, BGA,
FLGA, LGA, SON and QFN
Reference number
Publication numbering
As from 1 January 1997 all IEC publications are issued with a designation in the
60000 series. For example, IEC 34-1 is now referred to as IEC 60034-1.
Consolidated editions
The IEC is now publishing consolidated versions of its publications. For example,
edition numbers 1.0, 1.1 and 1.2 refer, respectively, to the base publication, the
base publication incorporating amendment 1 and the base publication incorporating
amendments 1 and 2.
Further information on IEC publications
The technical content of IEC publications is kept under constant review by the IEC,
thus ensuring that the content reflects current technology. Information relating to
this publication, including its validity, is available in the IEC Catalogue of
publications (see below) in addition to new editions, amendments and corrigenda.
Information on the subjects under consideration and work in progress undertaken
by the technical committee which has prepared this publication, as well as the list
of publications issued, is also available from the following:
• IEC Web Site (www.iec.ch)
• Catalogue of IEC publications
The on-line catalogue on the IEC web site (www.iec.ch/searchpub) enables you to
search by a variety of criteria including text searches, technical committees
and date of publication. On-line information is also available on recently issued
publications, withdrawn and replaced publications, as well as corrigenda.
• IEC Just Published
This summary of recently issued publications (www.iec.ch/online_news/ justpub)
is also available by email. Please contact the Customer Service Centre (see
below) for further information.
• Customer Service Centre
If you have any questions regarding this publication or need further assistance,
please contact the Customer Service Centre:

Email: custserv@iec.ch
Tel: +41 22 919 02 11
Fax: +41 22 919 03 00
INTERNATIONAL IEC
STANDARD 62137
First edition
2004-07
Environmental and endurance testing –
Test methods for surface-mount boards
of area array type packages FBGA, BGA,
FLGA, LGA, SON and QFN
© IEC 2004 ⎯ Copyright - all rights reserved
No part of this publication may be reproduced or utilized in any form or by any means, electronic or
mechanical, including photocopying and microfilm, without permission in writing from the publisher.
International Electrotechnical Commission, 3, rue de Varembé, PO Box 131, CH-1211 Geneva 20, Switzerland
Telephone: +41 22 919 02 11 Telefax: +41 22 919 03 00 E-mail: inmail@iec.ch Web: www.iec.ch
PRICE CODE
Commission Electrotechnique Internationale U
International Electrotechnical Commission
ɆɟɠɞɭɧɚɪɨɞɧɚɹɗɥɟɤɬɪɨɬɟɯɧɢɱɟɫɤɚɹɄɨɦɢɫɫɢɹ
For price, see current catalogue

– 2 – 62137 © IEC:2004(E)
CONTENTS
FOREWORD.3
1 Scope.5
2 Normative references .5
3 Terms and definitions .6
4 Abbreviations .6
5 Solder joint quality test methods.6
5.1 Reflow solderability test for solder joint .6
5.2 Reserved for future use.9
6 Mechanical test methods .9
6.1 Bending test for solder joint.9
6.2 Drop test for solder joint .9
7 Environment test methods .9
7.1 Temperature cycling test for solder joint .9
7.2 Reserved for future use.12
Annex A (informative) Informative test methods for test board – Guidance.13
Annex B (informative) Standard mounting process for area array type packages and
peripheral terminal type packages (QFN and SON).23
Bibliography.26
Figure 1 – Temperature measurement of the specimen using thermocouples.8
Figure 2 – Moistening/reflow process cycle proposed .8
Figure 3 – Reflow profile.8
Figure 4 – Configuration of one cycle period .11
Figure A.1 – Temperature measurement of the specimen using thermocouples .14
Figure A.2 – Temperature measurement of the specimen using thermocouples .16
Figure A.3 – Measuring method for peel strength.18
Figure A.4 – Standard land shape of the mount reliability test board .21
Figure A.5 – Design standard for land shape of packages of peripheral terminal type
SON and QFN.22
Table 1 – Temperature cycling test conditions .11
Table A.1 – Types of mount reliability test board.20
Table A.2 – Standard mount reliability test board layer configuration .21
Table A.3 – Design guideline for land size of packages of area array ball/land type
BGA, FBGA, LGA, and FLGA.21
Table B.1 – Stencil design standard for area array terminal type packages.24
Table B.2 – Stencil design standard for peripheral terminal type packages .24

62137 © IEC:2004(E) – 3 –
INTERNATIONAL ELECTROTECHNICAL COMMISSION
____________
ENVIRONMENTAL AND ENDURANCE TESTING –
TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY
TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN
FOREWORD
1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising
all national electrotechnical committees (IEC National Committees). The object of IEC is to promote
international co-operation on all questions concerning standardization in the electrical and electronic fields. To
this end and in addition to other activities, IEC publishes International Standards, Technical Specifications,
Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as “IEC
Publication(s)”). Their preparation is entrusted to technical committees; any IEC National Committee interested
in the subject dealt with may participate in this preparatory work. International, governmental and non-
governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely
with the International Organization for Standardization (ISO) in accordance with conditions determined by
agreement between the two organizations.
2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international
consensus of opinion on the relevant subjects since each technical committee has representation from all
interested IEC National Committees.
3) IEC Publications have the form of recommendations for international use and are accepted by IEC National
Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC
Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any
misinterpretation by any end user.
4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications
transparently to the maximum extent possible in their national and regional publications. Any divergence
between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in
the latter.
5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any
equipment declared to be in conformity with an IEC Publication.
6) All users should ensure that they have the latest edition of this publication.
7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and
members of its technical committees and IEC National Committees for any personal injury, property damage or
other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and
expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC
Publications.
8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is
indispensable for the correct application of this publication.
9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of
patent rights. IEC shall not be held responsible for identifying any or all such patent rights.
International Standard IEC 62137 has been prepared by IEC technical committee 91:
Electronics assembly technology.
The text of this standard is based on the following documents:
FDIS Report on voting
91/444/FDIS 91/451/RVD
Full information on the voting for the approval of this standard can be found in the report on
voting indicated in the above table.
___________
FBGA fine-pitch ball grid array
BGA ball grid array
FLGA fine-pitch land grid array
LGA land grid array
SON small outline non-leaded package
QFN quad flat-pack non-leaded package

– 4 – 62137 © IEC:2004(E)
This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.
The committee has decided that the contents of this publication will remain unchanged until
the maintenance result date indicated on the IEC web site under "http://webstore.iec.ch" in
the data related to the specific publication. At this date, the publication will be
 reconfirmed;
 withdrawn;
 replaced by a revised edition, or
 amended.
A bilingual version may be issued at a later date.

62137 © IEC:2004(E) – 5 –
ENVIRONMENTAL AND ENDURANCE TESTING –
TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY
TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN
1 Scope
This International Standard specifies the test method and guidelines for evaluating the quality
and reliability of boards, solder lands, solder process and solder joints of reflow solder
mounted area array type packages and peripheral terminal type packages.
This standard tests for durability against mechanical and thermal stress received during or
after the mounting process of discrete semiconductor devices and of integrated circuits
(hereinafter both referred to as semiconductor devices) used mainly for industrial and
consumer use equipment.
The test method specified in this standard is an integrated one by including the evaluation
method of mounting methods, mounting conditions, printed circuit boards, soldering materials,
and so on. It does not specify the evaluation method of the individual semiconductor devices.
Mounting conditions, printed wiring boards, soldering materials, and so on significantly affect
the result of the test specified in this standard. Therefore, the test specified in this standard
shall not be regarded as the one to be used to guarantee the mounting reliability of the
semiconductor devices.
The test method is not necessary if there is no stress (mechanical or others) from any of the
tests covered in this standard.
2 Normative references
The following referenced documents are indispensable for the application of this document.
For dated references, only the edition cited applies. For undated references, the latest edition
of the referenced document (including any amendments) applies.
IEC 60068-1:1988, Environmental testing – Part 1: General and guidance
IEC 60191-6-2:2001, Mechanical standardization of semiconductor devices – Part 6-2:
General rules for the preparation of outline drawings of surface mounted semiconductor
device packages – Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column
terminal packages
IEC 60191-6-5:2001, Mechanical standardization of semiconductor devices – Part 6-5:
General rules for the preparation of outline drawings of surface mounted semiconductor
device packages – Design guide for fine-pitch ball grid array (FBGA)
IEC 61190-1-1, Attachment materials for electronic assemblies – Part 1-1: Requirements for
soldering fluxes for high-quality interconnections in electronics assembly
IEC 61190-1-2, Attachment materials for electronic assemblies – Part 1-2: Requirements for
solder pastes for high-quality interconnections in electronics assembly
IEC 61190-1-3, Attachment materials for electronic assemblies – Part 1-3: Requirements for
electronic grade solder alloys and fluxed and non-fluxed solid solders for electronic soldering
applications
JEITA ETR-7001:1998, Terms and definitions for surface mount technology
___________
Japan Electronics and Information Technology Industries Association.

– 6 – 62137 © IEC:2004(E)
3 Terms and definitions
For the purposes of this document, the terms and definitions for BGA, FBGA and so on, are
referred to in IEC 60191-6-2 and IEC 60191-6-5.
4 Abbreviations
FBGA fine-pitch ball grid array
BGA ball grid array
FLGA fine-pitch land grid array
LGA land grid array
SON small outline non-leaded package
QFN quad flat-pack non-leaded package
5 Solder joint quality test methods
5.1 Reflow solderability test for solder joint
5.1.1 Purpose
This test method specifies the reflow solderability test for the solder joint, as part of the
specification in the standard. It is used to evaluate the solderability of reflow soldering of
area-array type packages and peripheral terminal type packages (QFN and SON).
5.1.2 Test specimen
The test specimen shall satisfy the following conditions:
a) test board design (see Clause A.4);
b)  standard mounting process (see Annex B);
c) resistance to reflow soldering (see Clause A.1), solderability test for test board land (see
Clause A.2) and peel test method for test board land (see Clause A.3).
5.1.3 Test apparatus
The test apparatus shall include the following:
a) Oven
The oven shall maintain the temperature specified in 5.1.4.2.
b) Moistening equipment
The humidifier shall maintain the temperature and humidity specified in 5.1.4.2. No
reaction shall occur to the material of the oven at high temperatures. The water used for
the test shall be purified water or deionized water, with pH 6,0 to pH 7,2 at 23 °C, and with
a resistivity of 500 Ωm or higher.
c) Infrared reflow/air reflow furnace
The infrared reflow/air reflow furnace shall meet the heating process conditions specified
in 5.1.4.4.
62137 © IEC:2004(E) – 7 –
5.1.4 Test procedure
5.1.4.1 Initial measurement
The initial measurement shall be carried out according to the items and conditions specified in
the individual standard.
5.1.4.2 Moisture treatment
The moisture treatment is desirable for the test because a soldering defect may occur with
moisture. “Defect of soldering” is defined in ETR-7001 as general failure of soldering.
a) Pre-treatment
Unless otherwise specified in the individual standard, the specimen subject to the
moistening reflow pre-treatment in b) shall be baked in the oven at (125 ± 5) °C for 24 h or
more.
b) Moistening process (1)
The specimen shall be moistened as specified in the individual standard. If there is no
such specification mentioned in the individual standard, the specimen shall be subject to
the moistening condition at 30 °C, with a relative humidity of 70 % for 96 h.
c) Moistening process (2)
When the specimen is subjected to the reflow process twice, the specimen reflow soldered
on the test board shall be moistened once again under the moistening condition as
specified in the individual standard.
In this case, by taking into consideration the moistening reflow characteristic of the test
board, it is desirable to set both the moisture soaking conditions and the moistening time
for the repeat version of the test. In general, it is desirable to set the moistening condition
to 30 °C, with a relative humidity of 70 %, or to 30 °C, with a relative humidity of 85 % up
to 165 h maximum.
5.1.4.3 Test conditions
a) Reflow profile measurement
The infrared reflow/air reflow furnace shall meet the heating process conditions specified
in Figure 3. The temperature of the specimen shall be measured at measurement Point A
(the centre on the top of the package) and measurement point B (the soldered inner part
of the terminal), shown in Figure 1.
Mold resin Measurement
Solder ball
point A
Thermocouple
Board
Measurement
point B
Adhesives
IEC  630/04
Figure 1 – Temperature measurement of the specimen using thermocouples

– 8 – 62137 © IEC:2004(E)
b) Test process.
The board to be tested shall carry out the evaluation under similar conditions to that of the
actual usage of the board.
A proposal is shown in Figure 2.
Pre-treatment at Moistening process at
30 °C, RH 70 % x hour Reflow process
(125 ± 5) °C for 24 h
or more
Moistening process at
30 °C, RH 70 % x hour Reflow process
IEC  631/04
Figure 2 – Moistening/reflow process cycle proposed
5.1.4.4 Reflow heating
Mount the specimen on the mount reliability test board on which the solder paste has been
printed as described in Annex B.
1K/s to 4 K/s
Peak temperature
240 °C at maximum
1K/s to 4 K/s
3 K/s to 6 K/s
Pre-heating area
(150 ± 10) °C
(90 ± 30) s
Soldering area
(235 ± 5) °C
(10 to 30) s
Time
IEC  632/04
Figure 3 – Reflow profile
5.1.4.5 Post-treatment
After the test has been completed, if necessary, leave the specimen in the standard condition
for the time specified in the individual standard:
• standard temperature range: 15 °C to 35 °C;
• standard relative humidity: 25 % to 75 %;
• standard atmospheric pressure: 86 kPa to 106 kPa.
Refer to IEC 60068-1.
5.1.4.6 Evaluation
Measure the electrical characteristic of the specimen according to the individual standard.
Then, using soft X-ray inspection equipment, check the soldered condition. If necessary,
observe the cross-sectional view after the buried process of resin.
Temperature
62137 © IEC:2004(E) – 9 –
5.2 Reserved for future use
(Vacant).
6 Mechanical test methods
6.1 Bending test for solder joint
(Under consideration)
6.2 Drop test for solder joint
(Under consideration)
7 Environment test methods
7.1 Temperature cycling test for solder joint
7.1.1 Purpose
This test method specifies the temperature cycling test for solder joints. It is an accelerated
test method to measure the life expectancy of semiconductor devices and of the solder joint
on the board by taking into consideration the assumed temperature increase when area array
type packages and peripheral terminal type packages (QFN and SON) mounted on the board
are working.
7.1.2 Test specimen
The test specimen shall satisfy the following conditions:
a) test board design (see Clause A.4);
b) standard mounting process (see Annex B);
c) reflow solderability (see 5.1), solderability test for test board land (see Clause A.2), and
peel test method for test board land (see Clause A.3).
7.1.3 Test apparatus
The test apparatus shall include the following:
a) Oven
The oven shall maintain the temperature specified in 7.1.4.2.
b) Moistening equipment
The humidifier shall maintain the temperature and humidity as specified in 7.1.4.2. No
reaction shall occur in the material of the oven at high temperatures. The water used for
the test shall be purified water or deionized water, with pH 6,0 to pH 7,2 at 23 °C, and with
a resistivity of 500 Ωm or higher.
c) Temperature cycling test oven
The temperature cycling test oven shall be of vapour phase type that meets the test
conditions of the temperature cycle profile specified in 7.1.4.3.
7.1.4 Test procedure
7.1.4.1 Initial measurement
The initial measurement shall be carried out according to the items and conditions specified in
the individual standard.
– 10 – 62137 © IEC:2004(E)
7.1.4.2 Moisture treatment
Before carrying out the evaluation test, the specimen shall be mounted according to the
standard mount conditions specified in Annex B, on the standard mount quality test board
specified in 5.1, Clauses A.1, A.2 and A.3.
a) Pre-treatment
Unless otherwise specified in the individual standard, the specimen subject to the
moistening reflow pre-treatment in b) shall be baked in the oven at (125 ± 5) °C for 24 h or
more.
b) Moistening process (1)
The specimen shall be moistened as specified in the individual standard. If there is no
such specification mentioned in the individual standard, the specimen shall be subject to
the moistening condition at 30 °C, with a relative humidity of 70 % for 96 h.
c) Moistening process (2)
When the specimen is subjected to the reflow process twice, the specimen reflow soldered
on the test board shall be moistened once again under the moistening condition as
specified in the individual standard.
In this case, by taking into consideration the moistening reflow characteristic of the test
board, it is desirable to set both the moisture soaking conditions and the moistening time
for the repeat version of the test. In general, it is desirable to set the moistening condition
to 30 °C, with a relative humidity of 70 %, or to 30 °C, with a relative humidity of 85 % up
to 165 h maximum.
7.1.4.3 Test conditions
Figure 4 defines the test of one cycle period. According to Table 1, the specimen shall be
tested starting at a low temperature. The test equipment shall be set so that the temperature
of the specimen is set to the values specified in Table 1.
Maximum storage
temperature
T
stg, max
Normal
temperature
T
n
Minimum storage
temperature
Hold
Hold
T
stg, min
time
time
One cycle period
IEC  633/04
Figure 4 – Configuration of one cycle period

62137 © IEC:2004(E) – 11 –
Table 1 – Temperature cycling test conditions
Step Test condition A Test condition B Test condition C Test condition D
Minimum storage
T ± 5
–25 ± 5 –40 ± 5 –30 ± 5
op min
temperature: T °C
stg min
Maximum storage
T ± 5
125 ± 5 125 ± 5 80 ± 5
op max
temperature: T °C
stg max
At least At least At least At least
Hold time
7 min 7 min 7 min 7 min
NOTE T is the minimum operating temperature.
op min
T is the maximum operating temperature.
op max
The hold time starts when the temperature of the specimen reaches the specified value.
7.1.4.4 Test
Place the specimen in the oven where the best airflow is obtained and where there is
sufficient airflow around the specimen. It is recommended that the electrical resistance of the
specimen be measured at maximum and minimum storage temperatures continuously during
the test.
7.1.4.5 Post-treatment
After the test has been completed, leave the specimen under the standard condition for the
time specified in the individual standard:
• standard temperature range: 15 °C to 35 °C;
• standard relative humidity: 25 % to 75 %;
• standard atmospheric pressure: 86 kPa to 106 kPa.
Refer to IEC 60068-1.
7.1.4.6 Evaluation
The final measurement shall be carried out for the items, under the conditions specified in the
individual standard.
7.1.5 Conditions to be specified in the individual standard
a) Items and conditions of initial measurement (see 7.1.4.1).
b) Specification of mount quality test board (when not specified) (see Clause A.4).
c) Mount conditions (when not specified) (see Annex B).
d) Pre-treatment conditions (when necessary) (see 7.1.4.2).
e) Moistening process conditions (see 7.1.4.2).
f) Test conditions (see 7.1.4.3).
g) Time to leave the specimen at normal temperature and at low and high temperatures
(when any conditions other than those specified are applied) (see 7.1.4.3).
h) Whether or not to continuously monitor the electrical resistance (see 7.1.4.4).
i) The number of repetitive cycles.
j) Post-treatment (when not specified) (see 7.1.4.5).
k) Items and conditions of final measurement (see 7.1.4.6).

– 12 – 62137 © IEC:2004(E)
7.2 Reserved for future use
(Vacant).
62137 © IEC:2004(E) – 13 –
Annex A
(informative)
Informative test methods for test board – Guidance
A.1 Resistance to reflow soldering for test board
A.1.1 Introductory remark
This test method specifies the resistance to reflow soldering for the test board. It describes
the reflow thermal stability test method for mount reliability test board used to evaluate the
reliability of area array type packages and peripheral terminal type packages (QFN and SON).
A.1.2 Test specimen
The test specimen shou
...


IEC 62137
Edition 1.0 2004-07
INTERNATIONAL
STANDARD
NORME
INTERNATIONALE
Environmental and endurance testing – Test methods for surface-mount boards
or area array type packages FBGA, BGA, FLGA, LGA, SON and QFN

Essais d’environnement et d’endurance – Méthodes d’essai pour les cartes à
montage en surface de boîtiers de type matriciel FBGA, BGA, FLGA, LGA, SON
et QFN
All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by
any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or
IEC's member National Committee in the country of the requester.
If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication,
please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite
ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie
et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur.
Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette
publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence.

IEC Central Office
3, rue de Varembé
CH-1211 Geneva 20
Switzerland
Email: inmail@iec.ch
Web: www.iec.ch
About the IEC
The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes
International Standards for all electrical, electronic and related technologies.

About IEC publications
The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the
latest edition, a corrigenda or an amendment might have been published.
ƒ Catalogue of IEC publications: www.iec.ch/searchpub
The IEC on-line Catalogue enables you to search by a variety of criteria (reference number, text, technical committee,…).
It also gives information on projects, withdrawn and replaced publications.
ƒ IEC Just Published: www.iec.ch/online_news/justpub
Stay up to date on all new IEC publications. Just Published details twice a month all new publications released. Available
on-line and also by email.
ƒ Electropedia: www.electropedia.org
The world's leading online dictionary of electronic and electrical terms containing more than 20 000 terms and definitions
in English and French, with equivalent terms in additional languages. Also known as the International Electrotechnical
Vocabulary online.
ƒ Customer Service Centre: www.iec.ch/webstore/custserv
If you wish to give us your feedback on this publication or need further assistance, please visit the Customer Service
Centre FAQ or contact us:
Email: csc@iec.ch
Tel.: +41 22 919 02 11
Fax: +41 22 919 03 00
A propos de la CEI
La Commission Electrotechnique Internationale (CEI) est la première organisation mondiale qui élabore et publie des
normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications CEI
Le contenu technique des publications de la CEI est constamment revu. Veuillez vous assurer que vous possédez
l’édition la plus récente, un corrigendum ou amendement peut avoir été publié.
ƒ Catalogue des publications de la CEI: www.iec.ch/searchpub/cur_fut-f.htm
Le Catalogue en-ligne de la CEI vous permet d’effectuer des recherches en utilisant différents critères (numéro de référence,
texte, comité d’études,…). Il donne aussi des informations sur les projets et les publications retirées ou remplacées.
ƒ Just Published CEI: www.iec.ch/online_news/justpub
Restez informé sur les nouvelles publications de la CEI. Just Published détaille deux fois par mois les nouvelles
publications parues. Disponible en-ligne et aussi par email.
ƒ Electropedia: www.electropedia.org
Le premier dictionnaire en ligne au monde de termes électroniques et électriques. Il contient plus de 20 000 termes et
définitions en anglais et en français, ainsi que les termes équivalents dans les langues additionnelles. Egalement appelé
Vocabulaire Electrotechnique International en ligne.
ƒ Service Clients: www.iec.ch/webstore/custserv/custserv_entry-f.htm
Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions, visitez le FAQ du
Service clients ou contactez-nous:
Email: csc@iec.ch
Tél.: +41 22 919 02 11
Fax: +41 22 919 03 00
IEC 62137
Edition 1.0 2004-07
INTERNATIONAL
STANDARD
NORME
INTERNATIONALE
Environmental and endurance testing – Test methods for surface-mount boards
or area array type packages FBGA, BGA, FLGA, LGA, SON and QFN

Essais d’environnement et d’endurance – Méthodes d’essai pour les cartes à
montage en surface de boîtiers de type matriciel FBGA, BGA, FLGA, LGA, SON
et QFN
INTERNATIONAL
ELECTROTECHNICAL
COMMISSION
COMMISSION
ELECTROTECHNIQUE
PRICE CODE
INTERNATIONALE
U
CODE PRIX
ICS 31.190 ISBN 2-8318-7806-3
– 2 – 62137 © CEI:2004
SOMMAIRE
AVANT-PROPOS.6

1 Domaine d'application .10
2 Références normatives.10
3 Termes et définitions .12
4 Abréviations .12
5 Méthodes d’essai de la qualité des joints de soudure .12
5.1 Essai de brasabilité avec fusion pour les joints de soudure .12
5.2 Réservé pour utilisation ultérieure .18
6 Méthodes d’essais mécaniques .18
6.1 Essai de flexion sur les joints de soudure.18
6.2 Essai de chute pour les joints de soudure .18
7 Méthodes d’essais d’environnement .20
7.1 Essai de cycle de température des joints de soudure.20
7.2 Réservé pour utilisation ultérieure .26

Annexe A (informative) Méthodes d’essais informatives pour cartes d’essais – Lignes
directrices.28
Annexe B (informative) Processus de montage normal des boîtiers de type matriciel
et des boîtiers de type à bornes périphériques (QFN et SON) .50

Bibliographie.56

Figure 1 – Mesure de la température des spécimens utilisant des thermocouples .16
Figure 2 – Cycle proposé du processus d’humidification/de fusion .16
Figure 3 – Profil de refusion.18
Figure 4 – Configuration d’une période cyclique.22
Figure A.1 – Mesure de la température du spécimen en utilisant des thermocouples .30
Figure A.2 – Mesure de la température du spécimen en utilisant des thermocouples .34
Figure A.3 – Méthode de mesure de la force d’adhérence des boules de soudure .38
Figure A.4 – Forme d’une plage de connexion normale de la carte d’essai du montage
de fiabilité.44
Figure A.5 – Norme de conception pour la forme des plages de connexion des boîtiers
de type à bornes périphériques SON et QFN .46

62137 © IEC:2004 – 3 –
CONTENTS
FOREWORD.7

1 Scope.11
2 Normative references .11
3 Terms and definitions .13
4 Abbreviations .13
5 Solder joint quality test methods.13
5.1 Reflow solderability test for solder joint .13
5.2 Reserved for future use.19
6 Mechanical test methods .19
6.1 Bending test for solder joint.19
6.2 Drop test for solder joint .19
7 Environment test methods .21
7.1 Temperature cycling test for solder joint .21
7.2 Reserved for future use.27

Annex A (informative) Informative test methods for test board – Guidance.29
Annex B (informative) Standard mounting process for area array type packages and
peripheral terminal type packages (QFN and SON).51

Bibliography.57

Figure 1 – Temperature measurement of the specimen using thermocouples.17
Figure 2 – Moistening/reflow process cycle proposed .17
Figure 3 – Reflow profile.19
Figure 4 – Configuration of one cycle period .23
Figure A.1 – Temperature measurement of the specimen using thermocouples .31
Figure A.2 – Temperature measurement of the specimen using thermocouples .35
Figure A.3 – Measuring methods for peel strength .39
Figure A.4 – Standard land shape of the mount reliability test board .45
Figure A.5 – Design standard for land shape of packages of peripheral terminal type
SON and QFN.47

– 4 – 62137 © CEI:2004
Tableau 1 – Conditions d’essai des cycles de températures.24
Tableau A.1 – Types de cartes d’essais du montage de fiabilité.42
Tableau A.2 – Configuration d’une carte d’essai à couches d’un montage de fiabilité
normalisé.44
Tableau A.3 – Indications de conception pour la taille des plages de connexion des
boîtiers de type matriciel à billes BGA, FBGA, LGA, et FLGA.46
Tableau B.1 – Norme de conception du stencil pour les boîtiers de type matriciel.50
Tableau B.2 – Norme de conception du stencil pour les boîtiers de type à bornes
périphériques.50

62137 © IEC:2004 – 5 –
Table 1 – Temperature cycling test conditions .25
Table A.1 – Types of mount reliability test board.43
Table A.2 – Standard mount reliability test board layer configuration .45
Table A.3 – Design guideline for land size of packages of area array ball/land type
BGA, FBGA, LGA, and FLGA.47
Table B.1 – Stencil design standard for area array type packages .51
Table B.2 – Stencil design standard for peripheral terminal type packages .51

– 6 – 62137 © CEI:2004
COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE
____________
ESSAIS D’ENVIRONNEMENT ET D’ENDURANCE –
MÉTHODES D’ESSAI POUR LES CARTES À MONTAGE EN SURFACE DE
BOÎTIERS DE TYPE MATRICIEL FBGA, BGA, FLGA, LGA, SON ET QFN

AVANT-PROPOS
1) La Commission Electrotechnique Internationale (CEI) est une organisation mondiale de normalisation
composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de la CEI). La CEI a
pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les
domaines de l'électricité et de l'électronique. A cet effet, la CEI – entre autres activités – publie des Normes
internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au
public (PAS) et des Guides (ci-après dénommés "Publication(s) de la CEI"). Leur élaboration est confiée à des
comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les
organisations internationales, gouvernementales et non gouvernementales, en liaison avec la CEI, participent
également aux travaux. La CEI collabore étroitement avec l'Organisation Internationale de Normalisation (ISO),
selon des conditions fixées par accord entre les deux organisations.
2) Les décisions ou accords officiels de la CEI concernant les questions techniques représentent, dans la mesure
du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de la CEI
intéressés sont représentés dans chaque comité d’études.
3) Les Publications de la CEI se présentent sous la forme de recommandations internationales et sont agréées
comme telles par les Comités nationaux de la CEI. Tous les efforts raisonnables sont entrepris afin que la CEI
s'assure de l'exactitude du contenu technique de ses publications; la CEI ne peut pas être tenue responsable
de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de la CEI s'engagent, dans toute la
mesure possible, à appliquer de façon transparente les Publications de la CEI dans leurs publications
nationales et régionales. Toutes divergences entre toutes Publications de la CEI et toutes publications
nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
5) La CEI n’a prévu aucune procédure de marquage valant indication d’approbation et n'engage pas sa
responsabilité pour les équipements déclarés conformes à une de ses Publications.
6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
7) Aucune responsabilité ne doit être imputée à la CEI, à ses administrateurs, employés, auxiliaires ou
mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités
nationaux de la CEI, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre
dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais
de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de la CEI ou de
toute autre Publication de la CEI, ou au crédit qui lui est accordé.
8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications
référencées est obligatoire pour une application correcte de la présente publication.
9) L’attention est attirée sur le fait que certains des éléments de la présente Publication de la CEI peuvent faire
l’objet de droits de propriété intellectuelle ou de droits analogues. La CEI ne saurait être tenue pour
responsable de ne pas avoir identifié de tels droits de propriété et de ne pas avoir signalé leur existence.
La Norme internationale CEI 62137 a été établie par le comité d’études 91 de la CEI:
Techniques d'assemblage des composants électroniques.
Cette version bilingue, publiée en 2005-02, correspond à la version anglaise.
Le texte anglais de cette norme est issu des documents 91/444/FDIS et 91/451/RVD.
___________
FBGA boîtier matriciel à billes et à pas fins
BGA boîtier matriciel à billes
FLGA boîtier matriciel à zone de contact plate et à pas fins
LGA boîtier matriciel à zone de contact plate
SON petit boîtier sans connexion
QFN boîtier plat quadrangulaire sans connexion

62137 © IEC:2004 – 7 –
INTERNATIONAL ELECTROTECHNICAL COMMISSION
____________
ENVIRONMENTAL AND ENDURANCE TESTING –
TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY
TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN

FOREWORD
1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising
all national electrotechnical committees (IEC National Committees). The object of IEC is to promote
international co-operation on all questions concerning standardization in the electrical and electronic fields. To
this end and in addition to other activities, IEC publishes International Standards, Technical Specifications,
Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as “IEC
Publication(s)”). Their preparation is entrusted to technical committees; any IEC National Committee interested
in the subject dealt with may participate in this preparatory work. International, governmental and non-
governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely
with the International Organization for Standardization (ISO) in accordance with conditions determined by
agreement between the two organizations.
2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international
consensus of opinion on the relevant subjects since each technical committee has representation from all
interested IEC National Committees.
3) IEC Publications have the form of recommendations for international use and are accepted by IEC National
Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC
Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any
misinterpretation by any end user.
4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications
transparently to the maximum extent possible in their national and regional publications. Any divergence
between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in
the latter.
5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any
equipment declared to be in conformity with an IEC Publication.
6) All users should ensure that they have the latest edition of this publication.
7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and
members of its technical committees and IEC National Committees for any personal injury, property damage or
other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and
expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC
Publications.
8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is
indispensable for the correct application of this publication.
9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of
patent rights. IEC shall not be held responsible for identifying any or all such patent rights.
International Standard IEC 62137 has been prepared by IEC technical committee 91:
Electronics assembly technology.
This bilingual version, published in 2005-02, corresponds to the English version.
The text of this standard is based on the following documents:
FDIS Report on voting
91/444/FDIS 91/451/RVD
Full information on the voting for the approval of this standard can be found in the report on
voting indicated in the above table.
___________
FBGA fine-pitch ball grid array
BGA ball grid array
FLGA fine-pitch land grid array
LGA land grid array
SON small outline non-leaded package
QFN quad flat-pack non-leaded package

– 8 – 62137 © CEI:2004
Le rapport de vote 91/451/RVD donne toute information sur le vote ayant abouti à
l’approbation de cette norme.
La version française de cette norme n’a pas été soumise au vote.
Cette publication tient compte du Corrigendum 1 (2005) se rapportant à la version monolingue
anglaise.
Cette publication a été rédigée selon les Directives ISO/CEI, Partie 2.
Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de
maintenance indiquée sur le site web de la CEI sous «http://webstore.iec.ch» dans les
données relatives à la publication recherchée. A cette date, la publication sera
• reconduite;
• supprimée;
• remplacée par une édition révisée, ou
• amendée.
.
62137 © IEC:2004 – 9 –
The French version of this standard has not been voted upon.
This publication takes into account Corrigendum 1 (2005) relating to the English version.
This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.
The committee has decided that the contents of this publication will remain unchanged until
the maintenance result date indicated on the IEC web site under "http://webstore.iec.ch" in
the data related to the specific publication. At this date, the publication will be
• reconfirmed;
• withdrawn;
• replaced by a revised edition, or
• amended.
– 10 – 62137 © CEI:2004
ESSAIS D’ENVIRONNEMENT ET D’ENDURANCE –
MÉTHODES D’ESSAI POUR LES CARTES À MONTAGE EN SURFACE DE
BOÎTIERS DE TYPE MATRICIEL FBGA, BGA, FLGA, LGA, SON ET QFN

1 Domaine d'application
Cette norme internationale spécifie les méthodes d’essai et les principes pour évaluer la qualité
et la fiabilité des cartes, des zones de report, du processus de brasage, et des joints de
soudure du procédé de refusion des boîtiers de type matriciel et des boîtiers de type à bornes
périphériques (QFN et SON).
La présente norme fournit des essais d’endurance aux contraintes thermiques et mécaniques
subies pendant ou après le processus d’assemblage des dispositifs à semi-conducteurs
discrets et des circuits intégrés (tous deux appelés ci-après «dispositifs à semi-
conducteurs») utilisés principalement pour l'équipement d'utilisation industrielle et grand
public.
La méthode d’essai spécifiée dans cette norme est une méthode intégrée qui inclut la
méthode d’évaluation des méthodes d’assemblage, des conditions d’assemblage, des cartes
à circuits imprimés, des matériaux de brasage et ainsi de suite. Elle ne spécifie pas la
méthode d'évaluation des dispositifs à semi-conducteurs individuels.
Les conditions d’assemblage, les cartes imprimées, les matériaux de brasage, et ainsi de suite,
affectent de manière significative le résultat des essais spécifiés dans cette norme. Par
conséquent, l'essai indiqué dans cette norme ne doit pas être considéré comme celui que l’on
utilise pour garantir la fiabilité de l’assemblage des dispositifs à semi-conducteurs.
La méthode d’essai n’est pas nécessaire s’il n’y a aucune contrainte (mécanique ou autre) sur
tous les essais traités dans cette norme.
2 Références normatives
Les documents de référence suivants sont indispensables pour l'application du présent
document. Pour les références datées, seule l'édition citée s'applique. Pour les références
non datées, la dernière édition du document de référence s'applique (y compris les éventuels
amendements).
CEI 60068-1:1988, Essais d'environnement – Partie 1: Généralités et guide
CEI 60191-6-2:2001, Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-2:
Règles générales pour la préparation des dessins d'encombrement des dispositifs à
semiconducteurs pour montage en surface – Guide de conception pour les boîtiers à broches
en forme de billes et de colonnes, avec des pas de 1,50 mm, 1,27 mm et 1,00 mm
CEI 60191-6-5:2001, Normalisation mécanique des dispositifs à semiconducteurs – Partie 6-5:
Règles générales pour la préparation des dessins d'encombrement des dispositifs à semi-
conducteurs pour montage en surface – Guide de conception pour les boîtiers matriciels à
billes et à pas fins (FBGA)
62137 © IEC:2004 – 11 –
ENVIRONMENTAL AND ENDURANCE TESTING –
TEST METHODS FOR SURFACE-MOUNT BOARDS OF AREA ARRAY
TYPE PACKAGES FBGA, BGA, FLGA, LGA, SON AND QFN

1 Scope
This International Standard specifies the test method and guidelines for evaluating the quality
and reliability of boards, solder lands, solder process and solder joints of reflow solder
mounted area array type packages and peripheral terminal type packages.
This standard tests for durability against mechanical and thermal stress received during or
after the mounting process of discrete semiconductor devices and of integrated circuits
(hereinafter both referred to as semiconductor devices) used mainly for industrial and
consumer use equipment.
The test method specified in this standard is an integrated one by including the evaluation
method of mounting methods, mounting conditions, printed circuit boards, soldering materials,
and so on. It does not specify the evaluation method of the individual semiconductor devices.
Mounting conditions, printed wiring boards, soldering materials, and so on significantly affect
the result of the test specified in this standard. Therefore, the test specified in this standard
shall not be regarded as the one to be used to guarantee the mounting reliability of the
semiconductor devices.
The test method is not necessary if there is no stress (mechanical or others) from any of the
tests covered in this standard.
2 Normative references
The following referenced documents are indispensable for the application of this document.
For dated references, only the edition cited applies. For undated references, the latest edition
of the referenced document (including any amendments) applies.
IEC 60068-1:1988, Environmental testing – Part 1: General and guidance
IEC 60191-6-2:2001, Mechanical standardization of semiconductor devices – Part 6-2:
General rules for the preparation of outline drawings of surface mounted semiconductor
device packages – Design guide for 1,50 mm, 1,27 mm and 1,00 mm pitch ball and column
terminal packages
IEC 60191-6-5:2001, Mechanical standardization of semiconductor devices – Part 6-5:
General rules for the preparation of outline drawings of surface mounted semiconductor
device packages – Design guide for fine-pitch ball grid array (FBGA)

– 12 – 62137 © CEI:2004
JEITA ETR-7001:1998, Terms and definitions for surface mount technology
3 Termes et définitions
Pour les besoins du présent document, se référer à la CEI 60191-6-2 et à la CEI 60191-6-5
pour les termes BGA, FBGA, etc. et leur définition.
4 Abréviations
FBGA boîtier matriciel à billes et à pas fins
BGA boîtier matriciel à billes
FLGA boîtier matriciel à zone de contact plate et à pas fins
LGA boîtier matriciel à zone de contact plate
SON petit boîtier sans connexion
QFN boîtier plat quadrangulaire sans connexion
5 Méthodes d’essai de la qualité des joints de soudure
5.1 Essai de brasabilité avec fusion pour les joints de soudure
5.1.1 But
Cette méthode d’essai spécifie l’essai de brasabilité avec fusion pour les joints de soudure,
en tant que partie de la spécification dans la norme. Elle est utilisée pour évaluer la
brasabilité d'un brasage par fusion des boîtiers de type matriciel et des boîtiers de type à
bornes périphériques (QFN and SON).
5.1.2 Eprouvette d’essai
L’éprouvette d’essai doit satisfaire aux conditions suivantes:
a) conception de la carte d’essai (voir Article A.4);
b) processus de montage normal (voir Annexe B);
c) résistance au brasage par fusion (voir Article A.1), essai de brasabilité pour les plages de
connexions de la carte d'essai (voir Article A.2), et méthode d'essai d'adhérence pour les
plages de connexion de la carte d'essai (voir Article A.3).
5.1.3 Appareillage d’essai
L’appareillage d’essai doit comporter ce qui suit:
a) Etuve
L’étuve doit maintenir la température spécifiée en 5.1.4.2.
___________
Japan Electronics and Information Technology Industries Association.

62137 © IEC:2004 – 13 –
JEITA ETR-7001:1998, Terms and definitions for surface mount technology
3 Terms and definitions
For the purposes of this document, the terms and definitions for BGA, FBGA and so on, are
referred to in IEC 60191-6-2 and IEC 60191-6-5.
4 Abbreviations
FBGA fine-pitch ball grid array
BGA ball grid array
FLGA fine-pitch land grid array
LGA land grid array
SON small outline non-leaded package
QFN quad flat-pack non-leaded package
5 Solder joint quality test methods
5.1 Reflow solderability test for solder joint
5.1.1 Purpose
This test method specifies the reflow solderability test for the solder joint, as part of the
specification in the standard. It is used to evaluate the solderability of reflow soldering of
area-array type packages and peripheral terminal type packages (QFN and SON).
5.1.2 Test specimen
The test specimen shall satisfy the following conditions:
a) test board design (see Clause A.4);
b) standard mounting process (see Annex B);
c) resistance to reflow soldering (see Clause A.1), solderability test for test board land (see
Clause A.2) and peel test method for test board land (see Clause A.3).
5.1.3 Test apparatus
The test apparatus shall include the following:
a) Oven
The oven shall maintain the temperature specified in 5.1.4.2.
___________
Japan Electronics and Information Technology Industries Association.

– 14 – 62137 © CEI:2004
b) Equipement d'humidification
L'humidificateur doit maintenir la température et l'humidité spécifié en 5.1.4.2. Il ne doit se
produire aucune réaction au niveau du matériau de l’étuve à hautes températures. L’eau
utilisée pour l’essai doit être de l’eau purifiée ou déionisée à 23 °C et possédant un pH
compris entre 6,0 et 7,2 et une résistivité minimale de 500 Ωm.
c) Four pour refusion à infrarouge/par air
Le four pour refusion à infrarouge/par air doit satisfaire aux conditions du processus
thermique spécifiées en 5.1.4.4.
5.1.4 Procédure d’essai
5.1.4.1 Mesures initiales
Les mesures initiales doivent être effectuées selon les articles et les conditions spécifiées
dans la norme individuelle.
5.1.4.2 Traitement de l’humidité
Le traitement de l’humidité est souhaitable pour l’essai parce qu’un défaut de brasage peut se
produire avec l’humidité. Le défaut de brasage est défini dans l’ETR-7001 comme une
défaillance générale du brasage.
a) Prétraitement
Sauf spécification contraire dans la norme individuelle, l’éprouvette soumise au prétraite-
ment de fusion par humidification en b) doit être cuite dans une étuve à (125 ± 5) °C
pendant au moins 24 h.
b) Processus d’humidification (1)
Le spécimen doit être humidifié comme spécifié dans la norme individuelle. S'il n'existe
pas de telle spécification dans la norme individuelle, le spécimen doit être soumis aux
conditions d'humidification à 30 °C, avec une humidité relative de 70 %, pendant 96 h.
c) Processus d’humidification (2)
Lorsque le spécimen est soumis une deuxième fois au processus de fusion, le spécimen
brasé par fusion sur la carte d’essai doit être humidifié une nouvelle fois en respectant les
conditions d’humidification spécifiées dans la norme individuelle.
Dans ce cas, en prenant en compte les caractéristiques de fusion par humidification de la
carte d’essai, il est souhaitable de régler en même temps les conditions de trempage dans
le bain et le temps d’humidification pour répéter l’essai. En général, il est préférable de
régler les conditions de trempage à 30 °C, avec une humidité relative de 70 %, ou à
30 °C, avec une humidité relative de 85 % et avec une durée maximale de trempage de
165 h.
5.1.4.3 Conditions d'essais
a) Mesure du profil de refusion
Le four pour refusion à infrarouge/par air doit remplir les conditions du processus
d'échauffement spécifiées dans la Figure 3. La température du spécimen doit être
mesurée au point de mesure A (le centre du haut du boîtier) et au point de mesure B (la
partie intérieure brasée de la borne), montré à la Figure 1.

62137 © IEC:2004 – 15 –
b) Moistening equipment
The humidifier shall maintain the temperature and humidity specified in 5.1.4.2. No
reaction shall occur to the material of the oven at high temperatures. The water used for
the test shall be purified water or deionized water, with pH 6,0 to pH 7,2 at 23 °C, and with
a resistivity of 500 Ωm or higher.
c) Infrared reflow/air reflow furnace
The infrared reflow/air reflow furnace shall meet the heating process conditions specified
in 5.1.4.4.
5.1.4 Test procedure
5.1.4.1 Initial measurement
The initial measurement shall be carried out according to the items and conditions specified in
the individual standard.
5.1.4.2 Moisture treatment
The moisture treatment is desirable for the test because a soldering defect may occur with
moisture. “Defect of soldering” is defined in ETR-7001 as general failure of soldering.
a) Pre-treatment
Unless otherwise specified in the individual standard, the specimen subject to the
moistening reflow pre-treatment in b) shall be baked in the oven at (125 ± 5) °C for 24 h or
more.
b) Moistening process (1)
The specimen shall be moistened as specified in the individual standard. If there is no
such specification mentioned in the individual standard, the specimen shall be subject to
% for 96 h.
the moistening condition at 30 °C, with a relative humidity of 70
c) Moistening process (2)
When the specimen is subjected to the reflow process twice, the specimen reflow soldered
on the test board shall be moistened once again under the moistening condition as
specified in the individual standard.
In this case, by taking into consideration the moistening reflow characteristic of the test
board, it is desirable to set both the moisture soaking conditions and the moistening time
for the repeat version of the test. In general, it is desirable to set the moistening condition
to 30 °C, with a relative humidity of 70 %, or to 30 °C, with a relative humidity of 85 % up
to 165 h maximum.
5.1.4.3 Test conditions
a) Reflow profile measurement
The infrared reflow/air reflow furnace shall meet the heating process conditions specified
in Figure 3. The temperature of the specimen shall be measured at measurement Point A
(the centre on the top of the package) and measurement point B (the soldered inner part
of the terminal), shown in Figure 1.

– 16 – 62137 © CEI:2004
Point de
Résine
Boule de
mesure A
moulée
soudure
Thermocouple
Carte
Point de
mesure A
Adhésifs
IEC  630/04
Figure 1 – Mesure de la température des spécimens utilisant des thermocouples

b) Processus d'essai
La carte qui doit être testée doit l’être dans ses propres conditions de fonctionnement
normales.
Un exemple est proposé à la Figure 2.

Prétraitement à Processus
(125 ± 5) °C pendant d’humidification à Processus de fusion
24 h minimum 30 °C/70 % RH x heure
Processus
d’humidification à Processus de fusion
30 °C/70 % RH x heure
IEC  631/04
Figure 2 – Cycle proposé du processus d’humidification/de fusion

62137 © IEC:2004 – 17 –
Mold resin Measurement
Solder ball
point A
Thermocouple
Board
Measurement
point B
Adhesives
IEC  630/04
Figure 1 – Temperature measurement of the specimen using thermocouples

b) Test process.
The board to be tested shall carry out the evaluation under similar conditions to that of the
actual usage of the board.
A proposal is shown in Figure 2.

Pre-treatment at Moistening process at
(125 ± 5) °C for 24 h 30 °C, RH 70 % x hour Reflow process
or more
Moistening process at
30 °C, RH 70 % x hour Reflow process
IEC  631/04
Figure 2 – Moistening/reflow process cycle proposed

– 18 – 62137 © CEI:2004
5.1.4.4 Fusion thermique
On monte le spécimen sur la carte d’essai de fiabilité du montage sur laquelle la pâte à
braser à été déposée comme décrit dans l’Annexe B.

1K/s à 4 K/s
Pic de température
240 °C au maximum
1K/s à 4 K/s
3 K/s à 6 K/s
Zone de préchauffage
(150 ± 10) °C
(90 ± 30) s
Zone de brasage
(235 ± 5) °C
10 s à 30 s
Temps
IEC  632/04
Figure 3 – Profil de refusion
5.1.4.5 Post-traitement
Une fois le test accompli, si nécessaire, laisser le spécimen en l’état dans les conditions
normales durant le temps spécifié dans la norme individuelle:
• gamme de températures standard: 15 °C à 35 °C;
• humidité relative standard: 25 % à 75 %;
• pression atmosphérique standard: 86 kPa à 106 kPa.
Se reporter à la CEI 60068-1.
5.1.4.6 Evaluation
Mesure des caractéristiques électriques du spécimen conformément à la norme individuelle.
Ensuite, en utilisant un appareil de contrôle à rayon X mou, vérifier les conditions de
brasage. Si nécessaire, observer la vue en coupe après le processus de trempage dans le
bain de résine.
5.2 Réservé pour utilisation ultérieure
(A l’étude)
6 Méthodes d’essais mécaniques
6.1 Essai de flexion sur les joints de soudure
(A l’étude)
6.2 Essai de chute pour les joints de soudure
(A l’étude)
Température
62137 © IEC:2004 – 19 –
5.1.4.4 Reflow heating
Mount the specimen on the mount reliability test board on which the solder paste has been
printed as described in Annex B.

1K/s to 4 K/s
Peak temperature
240 °C at maximum
1K/s to 4 K/s
3 K/s to 6 K/s
Pre-heating area
(150 ± 10) °C
(90 ± 30) s
Soldering area
(235 ± 5) °C
(10 to 30) s
Time
IEC  632/04
Figure 3 – Reflow profile
5.1.4.5 Post-treatment
After the test has been completed, if necessary, leave the specimen in the standard condition
for the time specified in the individual standard:
• standard temperature range: 15 °C to 35 °C;
• standard relative humidity: 25 % to 75 %;
• standard atmospheric pressure: 86 kPa to 106 kPa.
Refer to IEC 60068-1.
5.1.4.6 Evaluation
Measure the electrical characteristic of the specimen according to the individual standard.
Then, using soft X-ray inspection equipment, check the soldered condition. If necessary,
observe the cross-sectional view after the buried process of resin.
5.2 Reserved for future use
(Vacant).
6 Mechanical test methods
6.1 Bending test for solder joint
(Under consideration)
6.2 Drop test for solder joint
(Under consideration)
Temperature
– 20 – 62137 © CEI:2004
7 Méthodes d’essais d’environnement
7.1 Essai de cycle de température des joints de soudure
7.1.1 Objet
Cette méthode d'essai spécifie les essais de cycle de température des joints de soudure.
C’est une méthode de test accélérée pour mesurer l’espérance de vie des dispositifs à semi-
conducteurs et des joints de soudure sur les cartes, en prenant en compte le fait que la
température présumée augmente lorsque des boîtiers de type matriciel et des boîtiers de type
à bornes périphériques (QFN et SON) montés sur la carte sont en fonctionnement.
7.1.2 Eprouvette d’essai
L’éprouvette d’essai doit satisfaire aux conditions suivantes:
a) conception de la carte d’essai (voir Article A.4);
b) processus de montage normal (voir Annexe B);
c) brasage par fusion (voir 5.1), les essais de brasabilité sur les plages de connexion de la
carte d'essai (voir Article A.2), et la méthode d'essai d'adhérence pour les plages de
connexions de la carte d'essai (voir Article A.3).
7.1.3 Appareillage d’essai
L’appareillage d’essai doit comporter ce qui suit:
a) Etuve
L’étuve doit maintenir la température spécifiée en 7.1.4.2.
b) Equipement d'humidification
L'humidificateur doit maintenir la température et l'humidité comme spécifié en 7.1.4.2.
Il ne doit se produire aucune réaction au niveau du matériau de l’étuve à hautes
températures. L’eau utilisée pour l’essai doit être de l’eau purifiée ou déionisée à 23 °C et
possédant un pH compris entre 6,0 et 7,2 et une résistivité minimale de 500 Ωm.
c) Essai de cycles de températures en étuve
Les essais de cycles de températures en étuve doivent être du type phase vapeur et être
conformes aux conditions d’essais du profil de cycles de température spécifié en 7.1.4.3.
7.1.4 Procédure d’essai
7.1.4.1 Mesures initiales
Les mesures initiales doivent être effectuées selon les articles et les conditions spécifiées
dans la norme individuelle.
7.1.4.2 Traitement de l’humidité
Avant d’effectuer l’essai, le spécimen doit être monté selon les conditions de montage
normales spécifiées dans l’Annexe B, sur la carte d’essai normale du montage de qualité
spécifiée en 5.1, et aux Articles A.1, A.2 et A.3.
a) Prétraitement
Sauf spécification contraire dans la norme individuelle, l’éprouvette soumise au pré-
traitement de fusion par humidification dans le point b) doit être cuite dans une étuve à
(125 ± 5) °C pendant au moins 24 h.

62137 © IEC:2004 – 21 –
7 Environment test methods
7.1 Temperature cycling test for solder joint
7.1.1 Purpose
This test method specifies the temperature cycling test for solder
...

Questions, Comments and Discussion

Ask us and Technical Secretary will try to provide an answer. You can facilitate discussion about the standard in here.

Loading comments...